



1/10 英寸 30 万像素 CMOS 图像传感器
SP0A19

硬件设计指导手册

Version 1.1

2012.08.07

北京思比科微电子技术有限公司

SP0A19 是 SuperPix 最新一款 30 万像素 CMOS 图像传感器芯片，仅有 1/10 英寸大小的 SP0A19 可用于入门级拍照手机，高端机型的副摄像头，整合式笔记本电脑摄像头，为这类设备提供具有成本效益的解决方案。SP0A19 基于 SuperPix 具有自主知识产权的第二代图像传感器像素结构设计，同时在传统 CMOS 图像传感器的基础上着重改进图像优化系统，SP0A19 具有高感光度和低功耗的特性。SP0A19 新增的 SPI 接口功能，使其能够与 SuperPix 另一款 QVGA 格式 CMOS 图像传感器 SP0827 组合成双图像传感器模组，该模组能够应用到具有多摄像头的手机，可视电话或者监控系统中。

主要功能

- CMOS 图像传感器
- 图像处理

典型应用

- 移动电话
- 平板电脑
- PSP
- MP3
- PC 摄像头
- 网络摄像头



www.SuperPix.com.cn

北京市上地五街 7 号昊海大厦 201

电话 86-10-82784282

传真 86-10-82784851

2012 北京思比科微电子技术股份有限公司

目录

第 1 章 参考设计.....4


第 2 章 封装规格.....7

第 3 章 成像方向.....10


第 4 章 版本历史.....11

SuperPix SPOA19

第1章 参考设计



SP0A19 Ball
(bump down)





Connector


图表 1 参考设计

注：

1. 电源 DVDDIO 可兼容 1.8V/2.8V，根据系统接口电气特性由系统设定；AVDD28 必须为 2.8V；若 AVDD28 与 DVDDIO 模组内部短接，则 DVDDIO 也必须为 2.8V；
2. SP0A19 单独作为并口使用时，SPI-CLK 接地；
3. PCB 设计时，C1 就近 AVDD28 放置，C2 就近 DVDDIO 放置（最小一定要贴 0402 封装 1uF），请靠近电源管脚放置，电源应尽可能不细于 0.2mm 设计，地线拉网铺地；
4. HSYNC/VSYNC/D0-D7/I2C 走线尽可能平行等长设计，时钟走线尽可能短粗被地包着走；
5. 模组生产时，FPC 采用抗干扰设计。

第2章 封装规格





图表 2 封装图

Parameter	Symbol	Nominal	Min.	Max.
Package Body Dimension X	A	2854	2829	2879
Package Body Dimension Y	B	1808	1783	1833
Package Height	C	660	600	720
Ball Height	C1	100	70	130
Package Body Thickness	C2	560	525	595
Thickness of glass surface to wafer	C3	445	425	465
Ball Diameter	D	230	200	260
Total Ball count	N	20	—	—
Pin pitch1 X axis	J1	500	—	—
Pin pitch2 X axls	J1'	250	—	—
Pin pitch Y axls	J2	395	—	—
Edge1 to Pin Center Distance along X	S1	382	352	412
Edge2 to Pin Center Distance along X	S1'	632	—	—
Edge to Pin Center Distance along Y	S2	311.5	282	342

图表 3 封装规格


	1	2	3	4	5	6	7	8	9	10
A	D[0]		D[3]		ECLK		D[6]		SCLK	
B		D[2]		D[4]		DGND		PWDN		SPI_CLK
C	D[1]		HSYNC		DVDDIO		SBDA		D[7]	
D		PCLK		VSYNC		D[5]		AGND		AVDD28

图表 4 锡球阵列信息


PIN#	PAD_NAME	I/O	Description
A1	D[0]	O	Pixel Array Output Bit0
A3	D[3]	O	Pixel Array Output Bit3
A5	ECLK	I	Input Clock
A7	D6	O	Pixel Array Output Bit 6
A9	SCLK	I	Slave I2C Clock Bus
B2	D2	O	Pixel Array Output Bit 2
B4	D4	O	Pixel Array Output Bit 4
B6	DGND	DG	Digital Ground
B8	PWDN	I	Power down,"0"normal
B10	SPI_CLK	O	SPI Clock
C1	D[1]	O	Pixel Array Output Bit 1
C3	HSYNC	O	Horizontal Sync Signal
C5	DVDDIO	DP	Digital IO Power 2.8V
C7	SBDA	I/O	Slave Tri-state,I2C Data Bus
C9	D[7]	O	Pixel Array Output Bit 7
D2	PCLK	O	Pixel Output Clock
D4	VSYNC	O	Vertical Sync Signal
D6	D[5]	O	Pixel Array Output Bit 5
D8	AGND	AG	Analog Ground
D10	AVDD28	AP	Analog Power 2.8V

图表 5 Pin 定义

第3章 成像方向



图表 6 模组在芯片中的摆放示意图



图表 7 模组在电脑中的显示示意图

第4章 版本历史

版本	日期	描述
SP0A19 硬件设计指导手册 1.0	2012.03.31	1. 第一版，参考设计及封装 ref2012.03.28 v1.0
SP0A19 硬件设计指导手册 1.1	2012.08.07	1. 修改封装规格, 图表 3 J2/S2

SuperPix SP0A19