部分常见问题上

JLCS

部分常见问题上

& I0 z  g9 I: ^) T( ?' n  X) q问:从WORD文件中拷贝出来的符号,为什么不能够在PROTEL中正常显示
复:请问你是在SCH环境,还是在PCB环境,在PCB环境是有一些特殊字符不能显示,因为那时保
% e% K. R$ u' V7 G留字.
' h3 m. N  m$ _+ H7 x
* E9 z9 ]5 Y; E) h' ?问:net名与port同名,pcb中可否连接
% w$ U" i" ]3 ~0 F; \9 L3 X答复:可以,PROTEL可以多种方式生成网络,当你在在层次图中以port-port时,每张线路图可
以用相同的NET名,它们不会因网络名是一样而连接.但请不要使用电源端口,因为那是全局
的.
" f2 q/ `9 d/ d# F: a
* u8 B: i, `! v& n3 b4 @3 F) n问::请问在PROTEL99SE中导入PADS文件, 为何焊盘属性改了
/ ?) O5 @1 K6 w6 D复:这多是因为两种软件和每种版本之间的差异造成,通常做一下手工体调整就可以了.

问:请问杨大虾:为何通过软件把power logic的原理图转化成protel后,在protel中无法
进行属性修改,只要一修改,要不不现实,要不就是全显示属性?谢谢!
9 I+ ]" J" b1 K% t( A复:如全显示,可以做一个全局性编辑,只显示希望的部分.

, Y8 o5 F% l, a) U/ J% o问:请教铺銅的原则?
3 C3 `2 J4 S$ k9 _. i& d复:铺銅一般应该在你的安全间距的2倍以上.这是LAYOUT的常规知识.

- S. X3 j" A: L& U/ b问:请问Potel DXP在自动布局方面有无改进?导入封装时能否根据原理图的布局自动排开?
, D& d) P; S, r, o  o复:PCB布局与原理图布局没有一定的内在必然联系,故此,Potel DXP在自动布局时不会根
* e3 D+ x: P8 s; C! k据原理图的布局自动排开.(根据子图建立的元件类,可以帮助PCB布局依据原理图的连
接).
+ N1 R) G) J1 |2 T8 W
问:请问信号完整性分析的资料在什么地方购买
' h. P; h- R' E7 [1 q复:Protel软件配有详细的信号完整性分析手册.
, t0 X$ c. l+ L, p: o) Y
! D3 M8 {5 {( V( j" J' y# L5 D2 Y问:为何铺铜,文件哪么大?有何方法?
复:铺铜数据量大可以理解.但如果是过大,可能是您的设置不太科学.
+ P! l: U6 S9 g( n+ u
问:有什么办法让原理图的图形符号可以缩放吗?
复:不可以.
0 n3 p) N3 k% r& ^
' }4 p5 a+ F6 {! i  O2 v5 V问:PROTEL仿真可进行原理性论证,如有详细模型可以得到好的结果
+ F7 ?/ W' g: }$ [' l! |" L6 W复:PROTEL仿真完全兼容Spice模型,可以从器件厂商处获得免费Spice模型,进行仿真.
! _" e; Q' k3 s0 L* UPROTEL也提供建模方法,具有专业仿真知识,可建立有效的模型.
  z$ M6 W& s! @( N' z% c4 i0 X3 _
$ w1 [* u8 H7 W问:99SE中如何加入汉字,如果汉化后好象少了不少东西! 3-28 14:17:0 但确实少了不
少功能!
* K0 d7 e! h7 W) @) L2 b复:可能是汉化的版本不对.
- u+ h  h/ E5 [9 A
问:如何制作一个孔为2*4MM 外径为6MM的焊盘?
  t! y* g3 Q; F1 T: a复:在机械层标注方孔尺寸.与制版商沟通具体要求.

问:我知道,但是在内电层如何把电源和地与内电层连接.没有网络表,如果有网络表就没
' k8 J/ ~$ w' l" Z5 c( |4 t有问题了
) w2 R- C. e  f  O复:利用from-to类生成网络连接
/ [1 {  k' ^, o( l8 D& P( h
问:还想请教一下99se中椭圆型焊盘如何制作?放置连续焊盘的方法不可取,线路板厂家不
乐意.可否在下一版中加入这个设置项?
4 V9 B& U" q! e; Z4 i复:在建库元件时,可以利用非焊盘的图素形成所要的焊盘形状.在进行PCB设计时使其具
( K+ _: y) {& r9 p% k' z有相同网络属性.我们可以向Protel公司建议.
8 X! _3 G& H( a' e2 q  `
问:如何免费获取以前的原理图库和pcb库
# t) E8 d/ W+ t1 n0 Y. s  ?. c复:那你可以的WWW.PROTEL.COM下载

问:刚才本人提了个在覆铜上如何写上空心(不覆铜)的文字,专家回答先写字,再覆铜,然后
册除字,可是本人试了一下,删除字后,空的没有,被覆铜 覆盖了,请问专家是否搞错了,你能
不能试一下
8 X. q! Q, g( |6 a$ v; T6 `复:字必须用PROTEL99SE提供的放置中文的办法,然后将中文(英文)字解除元件,(因为
. ^' E: F! N) C7 u0 T9 |1 d7 a那是一个元件)将安全间距设置成1MIL,再覆铜,然后移动覆铜,程序会询问是否重新覆
/ w' g) B. S  `铜,回答NO.

: ~: H7 T4 ]) s9 g& w# K问:画原理图时,如何元件的引脚次序?
复:原理图建库时,有强大的检查功能,可以检查序号,重复,缺漏等.也可以使用阵列排
放的功能,一次性放置规律性的引脚.

6 t5 j7 R+ N* e  i# t6 v问:protel99se6自动布线后,在集成块的引脚附近会出现杂乱的走线,像毛刺一般,有时
" [# \! [9 q: v9 j! ~4 G5 k甚至是三角形的走线,需要进行大量手工修正,这种问题怎么避免?
/ Z+ o! f  y7 Q" `9 P; L复:合理设置元件网格,再次优化走线.
7 n; S3 F1 V+ t4 Z  a2 N
# M4 x; Z. {, u, _' c问:用PROTEL画图,反复修改后,发现文件体积非常大(虚肿),导出后再导入就小了许
多.为什么??有其他办法为文件瘦身吗?
, m( x" T7 u1 l! V- N复:其实那时因为PROTEL的铺铜是线条组成的原因造成的,因知识产权问题,不能使用PADS
里的“灌水”功能,但它有它的好处,就是可以自动删除“死铜”.致与文件大,你用
2 S: u7 d- x( u/ @7 vWINZIP压缩一下就很小.不会影响你的文件发送.
: ^  j) p" y8 F3 s
" [$ p: x* i. U' e问:请问:在同一条导线上,怎样让它不同部分宽度不一样,而且显得连续美观?谢谢!
复:不能自动完成,可以利用编辑技巧实现.

liaohm问:如何将一段圆弧进行几等分?
4 t7 Z6 \8 I, \- j* j5 B( o0 `% E. wfanglin163答复:利用常规的几何知识嘛.EDA只是工具.

问:protel里用的HDL是普通的VHDL
. y& F5 q& E" Y复:Protel PLD不是,Protel FPGA是.
" E2 Y) w5 ]* f$ ?0 ]( b' L
9 p, Q4 b3 P- \) R1 ]" v* D问:补泪滴后再铺铜,有时铺出来的网格会残缺,怎么办?
6 k+ y8 B( {; G, r7 f复:那是因为你在补泪滴时设置了热隔离带原因,你只需要注意安全间距与热隔离带方式.
9 [8 V, |& t! r+ `: ~/ S3 Z) f- O也可以用修补的办法.

& d1 }( \& C  r+ c$ R问:可不可以做不对称焊盘?拖动布线时相连的线保持原来的角度一起拖动?
复:可以做不对称焊盘.拖动布线时相连的线不能直接保持原来的角度一起拖动.

( C& w" x0 |' Z: O  C9 l/ I问:请问当Protel发挥到及至时,是否能达到高端EDA软件同样的效果
* F5 o% k9 n2 }4 z) f- d/ F3 a复:视设计而定.

问:Protel DXP的自动布线效果是否可以达到原ACCEL的水平?
; }! v. b+ Y6 K8 \, S& t, |复:有过之而无不及.
8 b$ P- J8 D; I  I/ J* M( R0 B0 {
. q  h# q. t0 ~3 }' |% ^问:protel的pld功能好象不支持流行的HDL语言?
: |$ r2 h2 G% m复:Protel PLD使用的Cupl语言,也是一种HDL语言.下一版本可以直接用VHDL语言输入.

% ?6 U5 j. [1 Z3 o0 _# g7 w, ~5 M问:PCB里面的3D功能对硬件有何要求?
复:需要支持OpenGL.

+ h2 O% S% b2 _, _* P7 S- Z1 d问:如何将一块实物硬制版的布线快速、原封不动地做到电脑之中?
复:最快的办法就是扫描,然后用BMP2PCB程序转换成胶片文件,然后再修改,但你的PCB精
/ Y& N6 `5 z0 s, O度必须在0.2MM以上.BMP2PCB程序可在21IC上下载,你的线路板必须用沙纸打的非常光亮才
8 S* P1 q3 V4 A0 R1 c4 d  b能成功.

) H" ?/ B4 `- a+ ]- U+ j问:直接画PCB板时,如何为一个电路接点定义网络名?
复:在Net编辑对话框中设置.

问:怎么让做的资料中有孔径显示或符号标志,同allego一样
7 N7 u+ s6 G) q7 B5 l- _复:在输出中有选项,可以产生钻孔统计及各种孔径符号.
0 p. a, j1 E; w! m9 Z
( [% ?  s# A' ]' l问:自动布线的锁定功能不好用,系统有的会重布,不知道怎么回事?
复:最新的版本无此类问题.

% D- ?8 F" h* w7 F' Q问:如何实现多个原器件的整体翻转
复:一次选中所要翻转的元件.
- F1 r  y% C4 s
  m7 L: A4 G4 q1 j/ S  m问:我用的p 99 版加入汉字就死机,是什么原因?
; D$ _! c5 Q* w复:应是D版所致.
) \$ R9 Z) I3 v3 d
问:powpcb的文件怎样用PROTEL打开?
0 }) x! z6 {4 R, x# g$ F4 v复:先新建一PCB文件,然后使用导入功能达到.

问:怎样从PROTEL99中导入GERBER文件
复:Protel pcb只能导入自己的Gerber,而Protel的CAM可以导入其它格式的Gerber.
% {" n" U! z" O; h* o: j0 H
0 s/ U/ }& }  i# F3 [& Q
1 H+ G4 Q) D( _" ^/ }问:PSPICE的功能有没有改变
: E- [8 I! P$ c+ m, F- e4 Q复:在Protel即将推出的新版本中,仿真功能会有大的提升.
. q1 i3 ~0 W; H' [9 G) I- x1 M3 }6 i9 K# a
5 I4 Z$ W- k# ?4 r( R/ Q, k问:如何使用Protel 99se的PLD仿真功能?
  v" n& P6 ?( I) `复:首先要有仿真输入文件(.si),其次在configure中要选择Absolute ABS选项,编译成功
4 Y& H' y/ M3 \4 z后,可仿真.看仿真输出文件.
2 e( y0 K' R% K2 q. F
问:protel.ddb历史记录如和删
复:先删除至回收战,然后清空回收站.
& D2 g! ~- G5 L6 F& n/ L( n3 v3 D
" k9 `& Y  L  I% q3 n2 r$ |- r问:自动布线为什么会修改事先已布的线而且把它们认为没有布过重新布了而设置我也正确
了?
5 z, ?9 W. U) {9 w  h复:把先布的线锁定.应该就可以了.
) c7 E; ]  G( O2 ]! T  h( Y4 J
1 K& b+ o: U/ ^* k问:布线后有的线在视觉上明显太差,PROTEL这样布线有他的道理吗(电气上)
% y; G+ o. C* p& C/ ^7 t复:仅仅通过自动布线,任何一个布线器的结果都不会太美观.

问:可以在焊盘属性中修改焊盘的X和Y的尺寸
5 [! z1 |: ~; J9 U4 a: X复:可以.

5 ^* ~2 w8 [7 E* S问:protel99se后有没推出新的版本?
复:即将推出.该版本耗时2年多,无论在功能、规模上都与Protel99SE,有极大的飞跃.
8 d& X/ H  s6 m/ ^' z- r
4 e3 Q* K' W6 r2 |5 y! n& r. I问:99se的3d功能能更增进些吗?好像只能从正面看!其外形能自己做吗?
- p& l( j2 C# T* ?' S复:3D图形可以用 Ctrl 上,下,左,右 键翻转一定的角度.不过用处不大,显卡
要好才行.

问:有没有设方孔的好办法?除了在机械层上画.
7 X, C' w2 R$ [1 d! a7 \* Q复:可以,在Multi Layer上设置.
3 d4 C! c7 ~7 S1 p9 r# E
. C/ B" f3 O# O: a问:一个问题:填充时,假设布线规则中间距为20mil,但我有些器件要求100mil间距,怎样才
2 k4 O/ C5 h; h. s能自动填充?
复:可以在design-->rules-->clearance constraint里加
4 H* t1 H& x9 M7 ^
问:在protel中能否用orcad原理图
- h3 c; }& r+ `# l! I! I$ b复:需要将orcad原理图生成protel支持的网表文件,再由protel打开即可.

问:请问多层电路板是否可以用自动布线
' p, ?- }* j+ d$ x# E复:可以的,跟双面板一样的,设置好就行了.
详情可见www.sz-jlc.com/s