|
$ ^8 ]* T/ l+ P) Y- Y: a* K(1)ERC报告管脚没有接入信号:
7 f9 s: u- P( J! da. 创建封装时给管脚定义了I/O属性;
1 }9 D4 b7 \4 J* Wb.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上;
j7 j1 j4 g1 X4 bc. 创建元件时pin方向反向,必须非pin name端连线.
6 Z8 ?2 D1 N7 O" B(2)元件跑到图纸界外:没有在元件库图表纸中心创建元件. 0 h6 ~: g2 `$ i$ A( u0 W: w2 [
(3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global.
# c8 ~4 u2 m1 g(4)当使用自己创建的多部分组成的元件时,千万不要使用annotate. 8 f+ N2 A1 a y. ^
2.PCB中常见错误:
1 M! H! D% l8 n(1)网络载入时报告NODE没有找到: + X# {( _9 U/ m# m0 | D
a. 原理图中的元件使用了pcb库中没有的封装; 2 l/ S/ a0 [$ r: ]
b. 原理图中的元件使用了pcb库中名称不一致的封装; 9 m9 O; o% ^- N( a
c. 原理图中的元件使用了pcb库中pin number不一致的封装.如三极管:sch中pin 6 \% x0 N1 m- ~/ T6 a- F9 I
number 为e,b,c, 而pcb中为1,2,3. ) o! x8 F' R, m0 l. _
(2)打印时总是不能打印到一页纸上: & P2 j% |7 a1 [6 Q' V: Y* |
a. 创建pcb库时没有在原点; 4 p1 l, Z$ S2 y9 z
b. 多次移动和旋转了元件,pcb板界外有隐藏的字符.选择显示所有隐藏的字符, 缩小 $ { a9 }, d" B" K# Q2 A
pcb, 然后移动字符到边界内.
( b$ Y8 U* `. \8 J1 K+ J(3)DRC报告网络被分成几个部分: 2 `9 L, R2 h. ?
表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找. 7 h; p0 f7 y8 h0 k6 v
另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会;多几次导出文件,做成新的DDB文件, % ?3 \ [6 o% s: l
减少文件尺寸和PROTEL僵死的机会.如果作较复杂得设计,尽量不要使用自动布线.
% @( B) A0 M9 X+ Q: K2 [& M8 }) [- f8 i+ L* H
在PCB设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的, 3 J, z* o" c; \' e! q' P
在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大.PCB布线有单面布 4 `- t' z* t5 n! q
线、 双面布线及多层布线.布线的方式也有两种:自动布线及交互式布线,在自动布线之
' C/ t x: X% Z" _3 |6 Q/ f前, 可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻
& V2 I' ^* p2 j平行, 以免产生反射干扰.必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易 # W3 K" M2 C- X0 A
产生寄生耦合.& n. |. G. ~: q
8 ?$ Q) i) V- S5 B
自动布线的布通率,依赖于良好的布局,布线规则可以预先设定, 包括走线的弯曲次数、
/ j( ` l' b$ t( ?# D导通孔的数目、步进的数目等.一般先进行探索式布经线,快速地把短线连通, 然后进行
/ E/ Z$ d! j. Z迷宫式布线,先把要布的连线进行全局的布线路径优化,它可以根据需要断开已布的线.
- X' l% A- U& i7 x* g! R$ O并试着重新再布线,以改进总体效果./ p, G5 Y% y. c% c2 b- ]0 f
( v; {6 L% W& x0 a/ {8 }. L! `6 Y* A对目前高密度的PCB设计已感觉到贯通孔不太适应了, 它浪费了许多宝贵的布线通道,为解
% {; Y8 i! |6 T决这一矛盾,出现了盲孔和埋孔技术,它不仅完成了导通孔的作用, 还省出许多布线通道
7 r! J$ X+ H# v4 k* F+ z使布线过程完成得更加方便,更加流畅,更为完善,PCB 板的设计过程是一个复杂而又简单
4 k# C& r: j/ k9 A; M的过程,要想很好地掌握它,还需广大电子工程设计人员去自已体会, 才能得到其中的真谛
( Y( @5 O5 [ |TEL:18681569485 详情参阅:http://www.sz-jlc.com/s
! @* p8 W) t" j- R |
|